【TechWeb报道】近日，Silicon Labs公布了一系列时钟产品，以满足56G PAM-4 SerDes和新兴112G串行应用对于高性能时钟的要求。

通过此次产品系列的扩展，Silicon Labs成为唯一一家可为100/200/400/600G设计提供全面时钟发生器、抖动衰减时钟、压控晶体振荡器（VCXO）和XO选择的时钟供应商，并且满足100 fs以下参考时钟抖动要求并留有余量。

包括Broadcom、Inphi、Intel、MACOM、Marvell、MediaTek和Xilinx在内，领先的交换SoC、PHY、FPGA和ASIC制造商正在转移到56G PAM-4 SerDes技术，以支持更高带宽的100G+以太网和光网络设计。为了满足56G SerDes参考时钟的严格要求，硬件开发人员通常需要100 fs（典型值）以下RMS相位抖动规范的时钟。这些设计通常需要与CPU和系统时钟等其他频率时钟混用。Silicon Labs是首家为56G设计提供完全集成时钟IC解决方案的时钟产品供应商，该解决方案将SerDes、CPU和系统时钟集成到单一器件中。

在56G应用中，硬件开发人员通常会寻求完整的时钟树解决方案，以保证100 fs以下的RMS相位抖动，从而确保足够的余量并减少产品开发风险。Silicon Labs的新型时钟和振荡器产品满足当前这些严格的56G SerDes要求、以及新兴的112G串行SerDes设计需求，这些设计在未来的数据中心和通信应用中将得到迅速发展。

Silicon Labs时钟产品高级营销总监James Wilson表示：“Silicon Labs的新型时钟发生器、抖动衰减器和VCXO/XO构成了业界最广泛的、频率灵活的超低抖动时钟器件系列产品，适用于基于56G SerDes的最新100/200/400/600G通信和数据中心设计。无论我们的客户是在设计同步还是自由运行的系统，我们都能提供合适的超高性能时钟解决方案，以满足他们的56G SerDes应用需求。”

相关报道: